图3. 乒乓方案的2 GSPS输出数据组合频谱,采用两个AD9680在1 GSPS时钟下获取,采样相移为180°。
更高次交错
当具有两个以上通道时,上文所说的频率规划就不那么实用了。我们无法将交错杂散的位置限定在奈奎斯特频段的某一小部分。比如考虑四路交错 ADC 的情况,如图 4(a) 所示。此时,失调失配会提高直流、fs/4 和 fs/2 时的信号音,而增益和时序交错镜像位于fs/4 – fIN、fs/4 + fIN和fs/2 – fIN。交错 ADC 输出频谱的一个示例请参见图 4 (b)。很明显,除非输入位于fs/8以内的带宽之内,否则无论 fIN 的位置如何,输入都会与部分交错杂散重叠,并且如果输入是一个极端窄带信号,那么我们不应当尝试使用宽带交错 ADC将其数字化。
在这种情况下,我们需要最大程度降低 IL 杂散功率,以便获得完整的奈奎斯特频谱和更干净的频谱。为了达到这个目的,我们使用校准技术来补偿通道间失配。校正失配的影响后,最终的 IL 杂散功率会下降。SFDR 和 SNR 都会得益于该杂散功率的下降。
补偿方法受限于失配可测量并最终校正的精度。除了校准所能达到的水平外,为了进一步抑制残留杂散,还可间歇性随机打乱通道输入采样的顺序。这样做之后,前面讨论的由于未校准失配而产生的转换输入信号调制效果将从固定码噪声转换为伪随机噪声。因此,IL音和干扰周期码转换为伪随机噪声类成分,并叠加至转换器量化噪底而消失,或者至少将干扰杂散镜像和信号音加以扩散。此时,与 IL 杂散成分有关的功率叠加至噪底功率。因此,虽然改善了失真,但 SNR 可能下降,下降量为 IL 杂散功率加上噪声。SNDR (SINAD) 基本上没有变化,因为它由失真、噪声和随机化组成;它只是将IL贡献因素从一个成分(失真)转移到另一个成分(噪声)。
![](/member/kindeditor/attached/image/20180126/20180126092121_14375.png)
图4. (a)四路交错ADC(b)对应显示交错杂散的第一奈奎斯特输出频谱
交错 ADC 的示例
AD9625 是一个12位/2.5GSPS 三路交错 ADC。对三个通道之间的失配进行校准,以便最大程度减少交错杂散。图 5(a) 所示是一个输入接近 1 GHz的输出频谱示例。在该频谱中,除了约为 1 GHz的输入音外,还可以看到通道在 500 MHz 附近存在 2 次和 3 次谐波失真,并在基频处存在 4 次谐波失真。交错失配校准可大幅降低交错杂散的功耗,并且在整个频谱中可以看到大量的额外残留的较小杂散音。
为了进一步减少这些残留杂散成分,引入了通道随机化。加入了第四个校准通道,然后将四个通道变为三路交错,并通过间歇性将交错通道与第四个更换,实现随机改变顺序。这就好比人们可以像耍杂技那样将三根柱子投向空中,然后每一次都更换第四根。这样做之后,可使残留交错杂散功率随机化,然后扩散到噪底。如图 5(b) 所示,经过通道随机化之后,交错杂散几乎消失了,而噪声功率却只略为增加,因而 SNR 降低 2dB。当然,需要注意的是,虽然图 5(b) 中的第二个频谱比失真音远为干净,但随机无法影响 2 次、3 次 和4 次谐波,因为这些谐波不是交错杂散。
图5. AD9625的输出频谱,时钟为2.5 GSPS,输入音接近1 GHz。
(a)顺序三路交错;SNR = 60 dBFS,SFDR = 72 dBc,受限于3次谐波,接近500 MHz;然而,整个频谱中可见大量交错杂散。
(b)三路交错,随机通道置乱;SNR = 58 dBFS,而SFDR = 72 dBc依然由3次谐波决定,过将功率扩散到噪底而消除了所有交错杂散。
使用通道随机化的另一个交错 ADC 示例如图 6 中的频谱所示。此时采用四路交错 16位/310 MSPS ADC AD9652。图 6 示例中,四个通道以固定顺序交错,并且不进行任何减少通道失配的校准。频谱清楚表明交错杂散位于预计频率位置,且它们的大功率远高于 2 次和 3 次谐波,并将无杂散动态范围限制为仅有 57 dBc。
![](/member/kindeditor/attached/image/20180126/20180126092154_35296.png)