▲ 32 bits 加法器的 Verilog 范例。有了电脑，事情都变得容易
有了完整规画后，接下来便是画出平面的设计蓝图。在IC 设计中，逻辑合成这个步骤便是将确定无误的 HDL code，放入电子设计自动化工具(EDA tool)，让电脑将 HDL code 转换成逻辑电路，产生如下的电路图。之后，反覆的确定此逻辑闸设计图是否符合规格并修改，直到功能正确为止。
▲控制单元合成后的结果。
最后，将合成完的程序码再放入另一套 EDA tool，进行电路布局与绕线(Place And Route)。在经过不断的检测后，便会形成如下的电路图。图中可以看到蓝、红、绿、黄等不同颜色，每种不同的颜色就代表着一张光罩。至于光罩究竟要如何运用呢?
▲常用的演算芯片- FFT 芯片，完成电路布局与绕线的结果。层层光罩，叠起一颗芯片
首先，目前已经知道一颗IC 会产生多张的光罩，这些光罩有上下层的分别，每层有各自的任务。下图为简单的光罩例子，以集成电路中最基本的元件 CMOS 为范例，CMOS 全名为互补式金属氧化物半导体 (Complementary metal–oxide–semiconductor)，也就是将 NMOS 和 PMOS 两者做结合，形成 CMOS。至于什么是金属氧化物半导体(MOS)?这种在芯片中广泛使用的元件比较难说明，一般读者也较难弄清，在这里就不多加细究。
下图中，左边就是经过电路布局与绕线后形成的电路图，在前面已经知道每种颜色便代表一张光罩。右边则是将每张光罩摊开的样子。制作是，便由底层开始，依循上一篇IC 芯片的制造中所提的方法，逐层制作，最后便会产生期望的芯片了。
