如上图所示，黄色的波形为系统电流波形，使用电流探头测量，绿色和青色波形为模块某部分调压波形，非FPGA PCIe供电电压，在此处可以认为跟笔者的分析无关。比较遗憾的是，这个截图中没有记录下FPGA的供电电压，有记录的图笔者没有找到。但是该图可以很明确的分析此时系统电流变化的过程：在某种工作模式下，电流突然急剧上升，此时会造成FPGA供电电压发生变化，进而导致FPGA逻辑时钟失锁，进而造成FPGA逻辑复位，由于此时FPGA逻辑处于复位状态，寄存器不再翻转，因而系统供电电流突然急剧下降，此时可以对应到上图的电流急剧下跌，由于电流下跌，负载减轻导致FPGA工作电压回复正常，时钟重新锁定，FPGA逻辑复位完成，重新工作，因此电流又重新回复到比之前模式切换时的功耗略少的状态。整个过程是一个链式反应，非常清晰的被记录在示波器上。
问题解决思路：改善电源模块供电设计，增加裕量。
4.总 结
对于PCIe接口的稳定性设计来说，电源和时钟是关键，在保证了电源和时钟的稳定性以后，还需要注意对关键敏感信号的保护，在有外部接插，触碰动作介入系统的情况下，注意对PCIe接口的敏感信号，如复位信号的保护是非常有必要的。
鼎阳硬件智库专家介绍
樊继明,硬件设计与测试从业6年,专长ASIC/FPGA逻辑设计，高速接口(LVDS, 高速SerDes)逻辑设计与验证,2009年毕业于华南理工大学，工学硕士。曾在通讯行业从事过3年的ASIC设计，主要涉及到光传送网100G OTN DSP物理层芯片逻辑设计，现在某医疗设备行业从事FPGA逻辑设计，主要聚焦于高速接口以及数字波束合成方面的设计。
关于鼎阳
