在射频及以上频段，为将PCB上的测试电路引入测试通路中，须借助PCB上的射频测试端口或射频探针。但PCB设计所提供的射频测试点并不总是能够实现将待测试的部分直接引入，有时不得不将待测试电路两端的其他电路一并作为DUT进行测试；而射频探针本身也将影响测试结果。TDR需要使用夹具去嵌入方法对测试结果进行校正，VNA方案给出的夹具去嵌入方案基于S参数矩阵的夹具网络特性描述，只需仿真方法获得射频测试点至待测电路之间的网络S参数矩阵或直接导入射频探针生产商给出的SNP文件即可从测试结果中去除夹具网络的影响。
图4-3 使用VNA-TDR进行PCB测试
图4-4 PCB测试夹具网络去嵌入
为方便地获得DUT各点处的阻抗值，使用低通阶跃模式进行测试；将时域响应以阻抗格式显示，横轴时间代表反射波达到校准参考面(夹具靠近DUT的端口)所需时间，可用于定位迹线上各点对应的传输线位置。利用光标可读出传输线上各处对应的特征阻抗值，通过分析阻抗随时间轴的变化可分析传输线上的故障类型。
若DUT的阻抗分布如下图所示，可观察到图中存在多个阻抗失配点。由于前面的失配点处部分测试信号被反射，将导致到达后续失配点的测试信号偏小，从而影响对后续失配点反射系数的计算精度；这被称作多重失配的掩蔽现象。如果测试信号在DUT传输过程中无损耗的传输，那么可根据之前时刻接收到的反射信号推算到达DUT后续部分的实际入射信号，从而解决上述问题；但如果测试信号在DUT传输过程中存在较大的损耗或旁路泄漏，使用此法不可获得真实入射信号值，反而可能引起更大的精度问题。
(a) 未启用掩蔽补偿
(b) 启用掩蔽补偿
图4-5 掩蔽补偿功能效果
上图为某存在两段阻抗失配的传输线TDR测试结果。在未启用掩蔽补偿时，可观察到在光标标识的位置存在阻抗失配现象；但时域上在第一个阻抗失配点(由光标1标识)之后的入射波电压下降，导致根据后续的反射波电压计算的后续失配点阻抗(由光标2标识)存在误差。此外，后续反射波在多个失配点处多次反射，导致反射波部分功率延后到达测试端口，因此可观察到在每一段失配后存在错误的失配镜像(由红色方框标识)。
在启用多重失配掩蔽补偿功能后，可消除因掩蔽现象导致的误差；使用光标读出各段的阻抗值及所在位置，并根据阻抗变化情况判断故障类型。在上图中可读出在距离校准参考面(或夹具端口)后约300mm及650mm处分别存在阻抗约为20、75Ω的失配段。
在进行实际系统设计修正之前，可利用TDR的时域门控功能对时域响应进行带阻滤波，以模拟某一部分故障排除后的系统频域响应；或对时域响应进行带通滤波，分析某一故障对系统频域响应的影响。TDR时域门控的基本原理是在时域上进行滤波，然后再将其变换到频域；而VNA方案中可直接在频域上与滤波器进行卷积实现时域门控效果。
由于滤波器通带纹波、截止速率与旁瓣电平对时域门控效果存在一定影响，因此才使用窗函数法进行滤波器设计时，可对窗函数参数进行适当配置，以获得理想的门控效果。
此外，由于在时域滤波前的时域响应受到多重失配掩蔽现象的影响，时域门控并不能完全得到理想的频域响应。例如，在保留时间轴左侧较严重的失配点，并对后续的失配点时域位置进行带阻滤波时；由于后续失配点处的时域响应受到掩蔽现象的影响，故所得的频域响应与理想值相比可能存在较大偏差。
为展示时域门控功能在测试中的应用，现将对某传输线上添加两个旁路电容，对其进行TDR测量所得结果如下图(a), (b)所示。为获得第一个旁路电容对传输线频率响应的影响，或者模拟消除第二个旁路电容影响后的系统响应，对第二个失配点(光标2标识处)执行时域带阻选通，所得频率响应如下图(c)所示。
