以太网频繁出现通信异常、丢包等现象，是否会想到是硬件电路设计问题？成熟的以太网电路设计看似简单，但如何保证通信质量，在通信异常时如何快速定位问题，本文将通过实际案例来讲述网络通讯异常的解析过程和处理方案。
一、案例情况
一日，核心板基于TI公司的DP83848KSQ PHY芯片二次开发时搭建一路百兆以太网电路，在研发测试阶段，发现以太网电路频繁出现通信异常，表现为工作一段时间后网络自动掉线，无法重连。多台样机均表现出同样的现象，于是研发展开一系列的问题定位。
二、现场排查
软硬件工程师开始各自的问题定位，这里则谈谈硬件问题定位。
1.电源电路测试
首先先确定电源电路情况，测试PHY芯片工作时和通信异常时的供电电源的电压，电源电压稳定，无跌落，电平为3.3V；其次测试纹波噪声，测试结果也满足要求。电源电路影响暂可以排除。
2.原理图检查：
然后从原理图下手，检查PHY芯片的外围电路和对照处理器的引脚顺序，如图1所示，外围电路接线无误，设计符合设计规范。继续检查以太网的变压器电路，如图2所示，该电路也符合设计规范。原理图设计基本可以排除。
图1 PHY芯片外围电路图
图2 变压器外围电路图
3.样机电路测试
时钟信号测试：时钟信号幅值、频率、上升下降时间、占空比等参数均满足要求。
时序测试：数据信号和控制信号的时序裕量均满足手册要求。
数据信号波形测试：在信号测试时，发现PHY芯片的数据信号和控制信号有异常的波形，如下图3、4所示：
图3 RMII_RXD信号
图4 RMII_TXD信号
图5 PHY芯片的IO参数信息
图6 处理器芯片的IO参数信息
从图3和图4可以看出，处理器与PHY端之间的数据信号出现信号完整性问题-反射，均存在振铃和过冲问题，且过冲的幅值已超出芯片可接受范围（芯片与处理器的以太网IO均为3.3V供电），可能会导致IO口永久性的损坏，且易产生EMI问题。
于是查看原理图设计，发现信号线和控制线上均没有串接电阻，同时PCB上单端信号线没有做等长和50Ω的阻抗，信号传输过程中感受到阻抗突变，导致信号产生反射，继而产生过冲和振铃现象。
4.以太网差分电路
差分电路的测试主要是通过物理层一致性测试，通过一致性测试评估差分信号的信号质量。本次测试的目的是为了进一步分析差分信号的设计是否满足要求。测试结果如下：
