在测试系统中，我们还必须知道在ED中时钟和数据信号的路径长度的差异。为了准确测量数据信号，仪器的设计必须使到第一个D-flip-flop是最短的。时钟信号路径往往比数据信号路径更长，因为在ED端后部的电路生成分频时钟。如图3.4所示，这导致Ct-dff时间比Dt-dff.更长。
图 3.4:ED 中的路径和时序
此外，如果具有D-flip-flop的单元，例如预加重单元，在测试系统的中间被连接，PPG和预加重间数据和时钟信号路径长度必须以相同方式确认。
图3.5: PPG和预加重模块间的连接和时序
例如，在预加重的情况下，PPG 输出半速率时钟至预加重单元，预加重单元加倍后变为全速时钟。在这种情况下，PPG和预加重单元间由于使用倍频半速率时钟的电路延时，使得时钟传输时延(C-emp)比数据传输时延更大(D-demp)。
在这些情况下，为了在这些设备间对齐时钟和数据的相位，用于连接如CRU和ED、PPG和预加重单元的线缆长度，必须考虑到设备内部信号路径的差异以进行调整。由于CRU和ED之间的时钟路径由于(Ct–Dt)+(Ct-dff–Dt-dff)更长，因此数据线缆必须根据时延差来延长(图.3.2和3.4)。相似的，PPG和预加重单元时钟和数据可以通过延长数据路径来对齐(图.3.5)。
如果抖动影响比较小，在ED端时钟和数据信号绝对对齐是没有必要的。如果在ED中第一个D-flip-flop中时钟和数据满足保持时间和设置时间的条件，便可以进行有效测量。错误检测器有自动搜索和其他特性以自动调整数据和时钟关系，所以一般情况下，无需关注仪器内部的数据和时钟的关系。
相似的，如果抖动的影响比较小，用户无需调整Anritsu 预加重单元的相位关系，因为其内部会自动进行时钟和数据相位的调整。
接下来，那抖动影响比较大的情况如何？如上述，我们无需考虑在抖动影响较小时的绝对相位，但是如果抖动影响比较大时，测量系统必须考虑绝对相位。
接下来的例子描述了抖动带来的影响，具体通过比较将10-Hz，10 UI，正弦抖动注入于10-Gbps数据信后数据交叉点的变化来观察。
在50-Ω 传输线缆上，电信号通常以4.75 ns/m 的速度传输。这一位这当使用示波器进行数据信号测量时，每改变线缆长度10cm时，波形位置会位移475 ps。
10-Gbps 数据信号的每个周期都是100-ps 长，所以注入10UI抖动会使交叉点在1000ps内往返。在这种情况下，数据交叉点将移动等效于1000 ps x 2的距离，在使用上述4.75 ns/m 的电信号传输速度进行转换，这个长度相当于约42 cm。
接下来，考虑抖动调制速率。10 Hz抖动调制率意味着以10 Hz速率移动42 cm (即 每100ms)。相似的，10Mhz 的抖动调制率意味着每100 ns移动42 cm距离。换言之，在相同抖动下，更快的抖动调制率会有更大的移动距离。
图 3.6: 1UI 抖动下不同抖动调制率示例
现在，考虑时钟和数据路径不同的情况(即并相位并非完全对称)。
例如，如果时钟线缆是1 m，数据线缆为50 cm，会有50cm 的路径差距。换言之，数据信号会在发送后的2.375 ns后被收到，时钟信号会在发送后4.75 ns后被收到。通常情况下，接收机会考虑到此时钟延迟来调整相位，以优化时钟和数据之间的关系。也就是说，相位的设置将使上升沿靠近两个数据交叉点的中心以保证足够的设置和保持时间。
现在，考虑当抖动注入于同步数据并且同时发送的时钟信号时的变化，只关注由于抖动引起的时钟上升沿和数据交叉点之间关系的变化。即使在存在抖动的情况下，在时钟和数据同事改变的情况下，并且最佳相位关系得到保持，那么错误不会出现。然而，在数据或时钟接收路径包含限制抖动分量带宽的PLL之类的电路，并且抖动调制频率在电路带宽之外，会在接收测产生错误。错误发生的原因是时钟和数据中的抖动量不同，并且时钟和数据之间的相位关系将超过接收电路的设置和保持时间限制。为了描述导致绝对相位误差的机理，该解释假定测量系统中没有带宽限制电路。
