如图9所示，根据ADS62P49的数据手册，随路时钟clk与数据为中心对齐方式，即clk的边沿(上升沿或者下降沿)在数据有效期的中间。数据从有效到到达clk上升沿的边沿被定义为Tsetup，数据从上升沿到本次输出数据无效的时间被定义为Thold。因此整个数据的有效时间即为Tsetup+Thold，在这个时间内时钟采样到的数据都是正确的，这也就是所谓的采样窗口。在设计中，我们一般会努力的让寄存器的时钟采样点在中间，这样能够保证setup和hold的裕量都一样，而不是一个大一个小的方式。时钟采样位置的变化对裕量的影响如图9所示：
图9
如图9所示，在该种方式下，采样时钟点往左移，setup余量变小，hold余量变大。而图10中则是采样时钟点往右移，此时的setup余量变大，hold余量将会变小。其实在不同的工作条件下，采样时钟很难保证一直在数据有效的中心点，甚至在某些工作条件下，采样时钟会跑出数据有效窗口，如此即会导致接收数据错误。这也是为什么要做输入时序约束保证时序正确性的原因，其目的就是保证数据时钟能一直在数据有效窗口内。
图10
