以Cyclone IV FPGA为样本，时序分析得到Slack为正，可以说明采用该方式接受LVDS信号是可以保证FPGA的采样是满足建立时间和保持时间，即为在外部硬件设计合理的情况下，FPGA可以保证在芯片的工作环境内能够正确稳定的接收该速率的LVDS信号。
结束语
高速器件输出LVDS信号给FPGA或者FPGA输出LVDS信号给外部高速器件是一个在很多场合都会应用到的场景，当LVDS信号速率在FPGA 采用源同步接收的LVDS I/O能力支持的情况下，FPGA可以使用源同步+输入约束的方式进行接收，这样可以简化设计，同时节省逻辑资源，让设计更加简单易懂。
关键词:仪器仪表 测试测量 技术分析 LVDS信号 浏览量：1649
声明：凡本网注明"来源：仪商网"的所有作品，版权均属于仪商网，未经本网授权不得转载、摘编使用。
经本网授权使用，并注明"来源：仪商网"。违反上述声明者，本网将追究其相关法律责任。
本网转载并注明自其它来源的作品，归原版权所有人所有。目的在于传递更多信息，并不代表本网赞同其观点或证实其内容的真实性，不承担此类作品侵权行为的直接责任及连带责任。如有作品的内容、版权以及其它问题的，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。
本网转载自其它媒体或授权刊载，如有作品内容、版权以及其它问题的，请联系我们。相关合作、投稿、转载授权等事宜，请联系本网。
QQ：2268148259、3050252122。
