LVDS有一个特点，就是采用电流传输驱动模式，电流标准值通常为3.5 mA。LVDS接收器由于具有很高的输入阻抗，所以LVDS的接收端需要端接一个100欧的电阻以对驱动电流进行接收。其识别逻辑’1’和逻辑’0’是根据电流的方向来识别，如图1所示，LVDS差分信号在输出端接有串行匹配50欧电阻，以Cyclone IV FPGA为例，FPGA的rxin+和rxin-端，并有一个100欧的电阻，该电阻即是LVDS驱动电流的取样电阻。当电流方向由txout +到txout –时，此时rxin+和rxin-端会产生350 mV的压降，此时被认定为逻辑’1’，当电流方向由txout-到txout +时，此时rxin+和rxin-端会产生- 350 mV的压降，因此被认定为逻辑’0’。
图1
关键词:仪器仪表 测试测量 技术分析 LVDS信号 浏览量：1649
声明：凡本网注明"来源：仪商网"的所有作品，版权均属于仪商网，未经本网授权不得转载、摘编使用。
经本网授权使用，并注明"来源：仪商网"。违反上述声明者，本网将追究其相关法律责任。
本网转载并注明自其它来源的作品，归原版权所有人所有。目的在于传递更多信息，并不代表本网赞同其观点或证实其内容的真实性，不承担此类作品侵权行为的直接责任及连带责任。如有作品的内容、版权以及其它问题的，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。
本网转载自其它媒体或授权刊载，如有作品内容、版权以及其它问题的，请联系我们。相关合作、投稿、转载授权等事宜，请联系本网。
QQ：2268148259、3050252122。
