SDS1000X-E——SIGLENT基于ZYNQ平台的新一代入门级示波器

这种互连方式的最大问题是数据吞吐率低，一是因为本地总线一般是异步总线，理想的情况下一个读/写访问最少需要3个周期（1个setup周期，1个access周期和1个hold周期）。以16-bit位宽，外部总线频率100 MHz的本地总线为例，其理想的最高总线访问

吞吐率为66 MB/s；二是因为读、写操作共用一套地址、数据总线，属于半双工操作；三是多个从设备会竞争总线，从而降低每个从设备的有效数据吞吐率。以1 GSa/s采样率的数字示波器为例，其采样10 M点的时间仅为10 ms，但用于传输10 M点的时间（以理想的66 MB/s总线吞吐率为例）至少要150 ms，是数据采样时间的15倍。换一种说法，即使不考虑数据处理的时间，死区时间也达到了15/16 = 93.75%。

SDS1000X-E采用Zynq SoC架构，处理器（PS）和FPGA（PL）之间采用高速AXI总线互连，可以有效地解决二者间数据传输的带宽瓶颈问题，大大提高数据吞吐率，降低示波器的死区时间。Zynq-7000中采用的4个AXI-HP端口，每个端口支持最大64-bit位宽，最高250 MHz时钟频率；同时读、写通道分开，可执行全双工操作；PS和PL之间属于点到点传输，不存在与其它设备的总线竞争。使用单个HP端口传输数据，其吞吐率都可以轻易达到双向各1 GB/s的速度，4个端口总共可达到的读、写速率一共超过8 GB/s，远远大于本地总线的传输速率。