30Gsps 6bit DAC的芯片面积为3mm x 2.8mm,采用了分段式电流舵DAC架构。该芯片集成24路高速串行数据接收器,以及4-1MUX高速电路,支持在30GSps采样率下全速率输出。该芯片还集成了占空比校正和延迟偏差校准电路。测试结果表明芯片在30Gsps 采样率下工作时,低频无杂散动态范围(SFDR)达到44dBc,在第一奈奎斯特区内SFDR大于28.5dBc。芯片总功耗6.2W。
图1. 30Gsps 6bit ADC的实物照片和高频测试结果
图2. 30Gsps 6bit DAC的实物照片和SFDR测试结果