2、IDE接口电路设计
因为ADSP-BF533的数据总线是3.3V的高电平逻辑值，可能出现不能驱动外部SV的逻辑电平的情况，而且连接在数据总线的器件较多，也有可能使数据总线上的驱动能力不足。因此，需要对总线，特别是数据总线进行加强驱动能力的设计，这里数据总线使用SN74LVTH16245来进行双向驱动。SN74LVTH 16245A的功能与74HC245类似，也是通过输出使能（OE）和数据传输方向（DIR）引脚来完成总线隔离与数据传输方向控制功能，不同的是，SN74LVTH 16245A支持16位双向传输，而74HC245支持8位。
IDE接口是一种任务寄存器结构的接口，主机通过访问端口寄存器来读写硬盘。IDE寄存器可分为两组：控制寄存器组和命令寄存器组。在IDE与ADSP-BF533的接口电路中，片选信号TER0、TER1和74HC245的OE连接到 CPLD，由CPLD进行逻辑控制。IDE与ADSP-BF533接口图如图4所示。
图4 IDE与ADSP-BF533接口电路
3、图像采集电路系统外接摄像头，视频图像是通过摄像头的CMOS传感器采集获得的，本系统选用CMOS图像传感器芯片OV7648，它与ADSP-BF533的接口电路如图5所示。
图5 OV7648与ADSP-BF533的接口电路
OV7648芯片通过CAMERA INTERFACE口与ADSP-BF533连接。其中复位引脚RESET与CPLD的OV7648RSET相连；SIO_C、SIO_D是OV7648的I2C总线；XCLK外接一个24.567MHz的晶振，作为OV7648芯片的驱动时钟。软件系统设计
系统上电以后首先进行自检，然后进行初始化，初始化程序包括对OV7648的设置、PLL、SDRAM和EBIU的设置、DMA0_PPI中断的设置以及对硬盘的初始化，然后进行视频图像的采集。
ADSP-BF533采用DMA方式将摄像头输出的数据通过PPI口读入，并直接送入SDRAM中。当采集完一帧数据后，DMA将产生中断，在中断服务程序中先屏蔽本中断，调用MPEG-4编码库对刚才的一帧数据进行压缩编码，压缩完成后将数据存入SDRAM中，计数器加1，然后重新配置DMA0_ PPI中断采集下一帧数据。在主程序中检测标志位为1时，就表示己压缩完500帧数据，ADSP-BF533调用FAT32文件系统子程序，再通过ADSP-BF533的DMA方式将压缩后的数据存入硬盘。ADSP-BF533重新开始计数进行视频采集压缩。
程序开始首先对PLL、EBIU、SDRAM、CPLD和OV7648进行初始化配置，然后启动OV 7648进行视频图像数据的采集，通过初始化对DMA0_ PPI中断的设置，将ADSP-BF533的PPI接口上从OV7648传送过来的视频流中的视频图像存储到外部存储器SDRAM中。系统软件设计主流程图如图6所示。
图6 系统主程序流程图
